Formation::FPGA

(page en cours de rédaction et qui me sert également de brouillon pour le support de formation) Peut etre qu'il faut réarticuler ce plan de formation avec la formation: Formations:FPGA:Initiation:
 * initiation pour intro élec numérique+composants programmables
 * cette formation commencerait donc à langages HDL... food for thoughts!

= Objectifs = Permettre à chacun (y compris ceux qui n'y connaissent rien) de mettre en oeuvre un composant logique programmable (PLD, CPLD, FPGA) soit sur une carte de développement soit dans un montage perso

= Plan =
 * 1) Introduction à l'électronique numérique
 * 2) Logiques combinatoire et séquentielle
 * 3) Fonctions combinatoires élémentaires
 * 4) Bascules
 * 5) Automates
 * 6) Compteurs
 * 7) Vecteur d'état
 * 8) Automates programmables
 * 9) Conclusion
 * 10) Présentation des composants programmables
 * 11) Intégration
 * 12) Technologies
 * 13) FPGA et ASIC
 * 14) Comparaison
 * 15) Implications vis à vis de la conception
 * 16) Présentation des langages de description matérielle
 * 17) Limites de la saisie de schéma
 * 18) Notion de concurrence
 * 19) Simulation
 * 20) Conception
 * 21) Introduction au VHDL
 * 22) Bref historique
 * 23) Concepts de base
 * 24) Unités de conception
 * 25) Paire paquetage/corps de paquetage
 * 26) Paire entité/architecture
 * 27) Bibliothèques de conception
 * 28) Bibliothèques prédéfinies
 * 29) Bibliothèques standards
 * 30) Objets et types
 * 31) Typage fort
 * 32) Classes d'objets
 * 33) Instructions concurrentes et séquentielles. Processus
 * 34) Description hiérarchique
 * 35) Exemples pratiques
 * 36) Porte NON-ET (NAND)
 * 37) Processus combinatoire
 * 38) Porte OU-EX (XOR)
 * 39) Instantiation
 * 40) Additionneur simple
 * 41) Additionneur complet
 * 42) Instruction generate
 * 43) Boucle for...generate
 * 44) Condition if...generate
 * 45) Bascule D
 * 46) Processus synchrone
 * 47) Conditions
 * 48) Compteur
 * 49) Niveaux d'abstraction
 * 50) Types numériques
 * 51) Paquetage numeric_std
 * 52) Types énumérés
 * 53) Fonctions et procédures
 * 54) Simulation : testbenches
 * 55) Génération de signaux
 * 56) Horloges
 * 57) Reset
 * 58) Vérification : assertions
 * 59) Scripts
 * 60) Du VHDL au FPGA
 * 61) Synthèse logique
 * 62) VHDL synthétisable
 * 63) Placement-routage
 * 64) Contraintes physiques
 * 65) Fréquence de fonctionnement
 * 66) Brochage
 * 67) Règles de codage
 * 68) Fichiers sources
 * 69) Indentation
 * 70) Nommage des objets
 * 71) Simulation
 * 72) Pourquoi simuler
 * 73) Vérification syntaxique
 * 74) Validation fonctionnelle
 * 75) Testbench
 * 76) Stimuli
 * 77) VHDL non-synthétisable
 * 78) Délais
 * 79) Fichiers
 * 80) Pointeurs
 * 81) projet pratique proposé (papy F1CHF)
 * 82) le but est de diviser un signal de 10 Mhz par 10 millions
 * 83) et ensuite d'avoir un comparateur de phase (equivalent au CD4046)
 * 84) projet pratique proposé (Marc aka f6itu)
 * 85) Décortiquer un projet existant afin de le comprendre et accessoirement de le "reverser"

= Matériel = J'avais dans l'idée de réaliser quelques exemplaires de cette carte pour faire tourner en vrai au lieu de simplement simuler.

Le lab dispose par ailleurs de 8 cartes Arrow Bemicro max 10, qui contient un petit FPGA Altera+le minimum vital (alim, flashs, reprog) et plusieurs périphériques marrants (leds, boutons, accéléro, capteur de lumière, température, SDRAM, flash...).