Difference between revisions of "Projets:Lab:2011:SA-Scotty:SLIM-DDS-107"

Latest revision as of 13:28, 26 December 2011

SLIM-DDS-107 rev D DDS avec étage de remise en forme des signaux

Description Technique

SLIM-DDS-107, Synthétiser de fréquence directe, PCB de taille -B

Avec votre souris, effectuez un “clic droit” et sélectionnez “enregistrez la cible sous… » pour télécharger la version la plus récente:

a. SKSLIM-DDS-107 Rev D, Schémas de la carte de commande SLIM, format ExpressPCB.

b. PWB-DDS Rev C, Dessin du PCB au format ExpressPCB.destiné à repérer l’emplacement des composants sur la carte de commande SLIM.

c. PLSLIM-DDS-107 Rev D, Liste des composants de la carte de commande SLIM au format .txt. Ouvrir avec un tableur (Excel, LibreOffice etc).

Le SLIM-DDS-107 a été conçu et confitguré avec un filtre et un circuit de remise en forme du signal de sortie (carré). Le filtre est centré sur 10,7 MHz avec une bande passant de 15 kHz. Le circuit de remise en forme U3 délivre un signal C.mos pouvant attaquer une ligne 50 Ohms (J4). J2 n’est pas utilisé lorsque le circuit de remise en forme est utilisé. La sortie J3 délivre un signal non filtré du DDS B et contient toutes les harmoniques et produits de mélange que l’on peut attendre d’un DDS. Le niveau de sortie est d’environ -8 dBm. Pour obtenir les meilleurs résultats, le niveau du signal d’horloge appliqué sur J1 doit être un carré de 5V crête, mais le DDS peut fonctionner avec des niveaux nettement inférieurs. R3 fixe l’impédance d’entrée du module. Elle peut être enlevée si l’on souhaite travailler à haute impédance ou adaptée à n’importe quelle autre valeur. La fréquence du signal d’horloge d’entrée doit être située entre 1 et 125 MHz, mais les spécifications de l’AD9850 peuvent être poussées au-delà de ces limites.

Le module DDS est configuré pour être piloté par un bus parallèle, mais une commande sérielle est possible via le connecteur P1. Les résistances R11 et R12 n’interfèrent pas avec les trains de données parallèles car BD1 et BD2 sont piloté par un signal « dur » .

En mode série, les entrées BD0 à BD6 n’ont pas besoin d’être connecté à un signal extérieur mais ne doivent pas non plus être laissées « flottantes ». R11 est une résistance de pull-up et le câblage doit relier les broches 3 et 6 ensembles. Ceci force un « 1 »sur les entrées BD0 et BD1. R12 est une résistance de « pull-down » et il est nécessaire de câbler les pinoches 4,5,10,11 et 12 ensemble forcer à « 0 » BD2, BD3, BD4, BD5 et BD6. Voilà pour les conditions permettant d’adresser l’ AD9850 en mode sériel. De cette manière, la pin 9 (BD7 –D7-) peut être utilisée comme port d’entrée série conjointement à WCLK et FQUD.

L’AD9851 est un équivalent de remplacement du 9850. Sa limite de fréquence horloge est de 180 MHz. Il possède un multiplicateur de fréquence d’horloge x6. Le 9850 intègre quant à lui un multiplicateur par 4, dont l’usage est ni conseillé ni garanti.

SK-DDS-107, schema version D

Note: La consommation totale du module est incorrecte sur le schema, et se situe aux environs de 61 mA. PWB-DDS, placement des composants pour la carte SLIM-DDS-107, Rev B

Signal de sortie du DDS

Cette photo montre la sortie du DDS avec un oscillo offrant une bande passante de 100 MHz. On constate que la sortie n’est pas une sinusoïde, même si elle s’en approche. C’est en fait un signal en « marches d’escalier » créé par le convertisseur A/N interne. La fréquence horloge est de 64 MHz et la sortie de 10,7 MHz. On compte environ 6 « marches » par cycle, qui sont provoquée par le mécanisme de division du DDS (64/10.7 = 5.98.). L’amplitude du signal dépend de l’endroit où il est mesuré

Sur la broche 20 de U1, il atteint 0, 512 Vpp en absence de charge sur J3. Avec une charge de 50 Ohms, cette valeur tombe de moitié, à 0,256 Vpp soit -7,85 dBm. Sur la broche 21 de U1, le signale est de 0,256 Vpp puisque la piste est chargée par les 50 Ohms de la cellule filtre à quartz.

Réalisation

DDS-1 SLIM-DDS-107 rev D

Le MSA n’emploie qu’une sortie du DDS1, celle délivrant un signal carré bufferisé sur J4. Elle est utilisée comme horloge de référence injectée sur J1, entrée de la PLL de PLL 1. Cependant, je vous conseille d’installer tout de même une prise sur la seconde sortie, qui pourra ainsi être routée vers un connecteur de face avant et utilisé comme source de fréquence dans différentes utilisations. Le niveau de cette sortie est d’environ 8 dBm. Le signal qui en sort est accompagné de différents produits de mélange.

La résistance R3 de 49,9 Ohms ne doit pas être installée (ou supprimée si déjà soudée) ce qui permettra d’avoir un signal d’horloge de 5V crête. Le réfléchi ira se perdre dans le module du Maître Oscillateur et sera absorbé par la résistance de 33 Ohms montée en série en sortie de buffer (qui lui-même a en interne une autre résistance série de 17 Ohms).

DDS-3 SLIM-DDS-107 rev D

Le DDS3 est nécessaire lorsque l’on installe le générateur de tracking ou le VNA. Il est monté et configuré de la même manière que le DDS-1. Comme lui, il n’utilise que sa sortie « signal carré », comme lui, l’on peut aiguiller sa seconde sortie en face avant pour expérimentation.

Test Unitaire

Module DDS 1

Le module DDS 1 SLIM-DDS-107 sert de réglage « fin » de la source de la PLL 1. Le Maître Oscillateur fournit le signal d’horloge de 64 MHz nécessaire à l’Ad9850. Le DDS dispose de deux sorties dont une seule est utilisée par le MSA. Ce chapitre est consacré au test et à la vérification du bon fonctionnement du module DDS.

Le module SLIM-DDS-107 intègre un circuit de filtrage et de remise en forme du signal carré de sortie. Celui-ci est tout d’ abord constitué par un filtre à quartz (XF1) sur 10,7 MHz de fréquence centrale et 15 kHz de bande passante. Il est suivi par un buffer (U3) qui remet le signal en forme, niveau C.mos, et le rend capable de piloter un circuit présentant une impédance de 50 Ohms sur J4. L3/C35 et un filtre passe-bas qui amorti les harmoniques. J2 n’est pas utilisé et il est inutile d’y souder un connecteur. J3 (accessoire) est une sortie non filtrée, contenant toutes les harmoniques et produits de mélange du DDS. Son niveau de sortie est à peu près de -8 dBm.

Pour tester ce module, les éléments suivants sont nécessaires

• Une alimentation extérieure
• Un ordinateur, son câble de liaison parallèle, son moniteur
• Un voltmètre en position « continu »
• Un oscilloscope (1 MHz de bande passante ou mieux)
• Le module Carte de Commande
• Le module convertisseur A/N
• Le module Maitre Oscillateur
• Le module détecteur log
• Le module détecteur de phase (option)
• Le raccord « DC Block » de coupure de composante continue (une capas de 100 nF entre deux SMA mâle). Le « DC Block » n’est pas nécessaire si vous avez modifié le détecteur log pour le rendre compatible « couplage C.A. ». Se reporter au paragraphe « module détecteur log »
• Les modules DDS 1 et DDS 3 (qui sont identiques et interchangeables)
• Le logiciel spectrumanalyzer.tkn ou spectrumanalyzer.bas

Configuration de test

1. Connectez l’alimentation du module DDS et vérifiez le câblage de la Carte de Commande. L’oscillateur maître, le détecteur log, le convertisseur A/N, (le détecteur de phase si utilisé) devraient être déjà reliés.

2. Connectez la sortie J1 du Maître Oscillateur au connecteur J1 du module DDS

3. Connectez la sortie J4 du module DDS au « DC Block ». Connectez le « DC Block » au connecteur J1 du détecteur Log. Nous allons utiliser le module J1 comme milliwattmètre. Le raccord de coupure de composante continue est nécessaire car la sortie J4 du DDS est couplée « courant continu » et l’entrée du détecteur log est galvaniquement raccordée à la masse.

4. Connectez la sortie J2 du détecteur Log au connecteur J1 du convertisseur A/N. Inter vidéo sur n’importe quelle position.

5. Mettez sous tension la Carte de Commande. Elle doit fournir +10 V au module DDS ainsi qu’à l’oscillateur maître, le détecteur log, le convertisseur A/N et le détecteur de phase si utilisé.

Test

1. Vérifiez la tension sur P1-2 à +10 volts, +/- 0,2 volts. La tension sur U1-1 est aux environs de 0,62 V, indiquant ainsi un appel de courant de 62 mA.

2. Lancez le programme du MSA. La fenêtre principale va s’afficher et un balayage va se lancer en mode Analyseur de Spectre.

3. Vérifiez la présence de +5 V +/- 0,1 volts sur U1-3, U2-6, U2-11, U2-18 et U2-23

4. Vérifiez la présence de +5 V sur U3-5. Cette tension doit en fait être 30 mV en dessous de la tension mesurée sur U1-3, indiquant une consommation de 3 mA. Si cette tension est plus basse (indiquant également un courant appelé plus important), U2 pourrait bien ne pas être « piloté » sur la bonne fréquence.

5. Mesurez la tension sur U3-2. Elle doit être de 2,5V +/-0,1V

6. Mesurez les tensions sur U2-3 et U2-4. Elles doivent être de 5V +/-0,1V

7. Mesurez les tensions sur U2-1, U2-2, U2-26, U2-27 et U2-28. Elles doivent être de 0 V

8. Mesurez la tension sur U2-12. Elle doit être de 1,248V +/-0,1V

9. La trace d’amplitude de signal doit être horizontale et droite, près du haut du graticule. Cela indique que la sortie J4 du DDS est active et probablement à la bonne amplitude. Arrêtez le balayage et ouvrez la fenêtre des variables. Cliquez sur « Continue ». La valeur de « Magdata » doit varier durant le balayage. Inscrivez cette valeur pour référence ultérieure. « Valeur du bit Magdata = _____________ à +11 dBm »

10. Si vous avez installé le connecteur J3, branchez le détecteur log sur cette prise (le détecteur était initialement connecté à J2). L’amplitude du signal doit être un peu plus basse, mais toujours se situer dans la zone haute du graticule. Ce qui prouve que J3 est une sortie active. Le niveau mesuré se situe aux environs de -8 dBm. Inscrivez cette valeur pour référence ultérieure. « Valeur du bit Magdata = _____________ à +11 dBm »

11. Reconnectez je connecteur J4 du DDS au connecteur J1 du module détecteur log via le câble « DC Block ». J3 peut être laissé « non terminé » (ndt : une résistance de 50 Ohms boucle cette sortie sur le pcb)

12. Arrêtez le balayage. Ouvrez la fenêtre de paramètres du balayage. Changez la fréquence centrale (Cent) à 10,7 (10,7 MHz). Changez la largeur de balayage (Span) à 0,15 (0,15 MHz). Cliquez sur « OK », puis sur « Restart ». Le tracé d’amplitude doit être identique à celui noté au point 8.

13. Arrêtez le balayage. Ouvrez la fenêtre « Special Tests » (menu « Setup »). Cliquez sur le bouton « DDS 1 Sweep » (balayage DDS 1). Cliquez ensuite, dans la fenêtre principale, sur « Continue ». Le tracé d’amplitude indiquera ou est situé le centre du filtre. Ce centre doit être situé sur 10,7 MHz, +/- 10 kHz. La bande passante à 1 dB doit être de 12 kHz au moins, mais sera plus probablement aux environs de 20 kHz ou plus. La fréquence située au milieu de cette zone active est la valeur que vous devez indiquer dans le gestionnaire de configuration matérielle (Hardware Configuration Manager/ DDS1/ Center Freq (MHz).)

14. Le test suivant n’est pas franchement nécessaire, pusque les deux sorties du DDS ont été vérifiées. Il est cependant intéressant. Arrêtez le balayage. Dans la fenêtre “Special Test”, changez la valeur de la boite de dialogue «Command DDS 1 » et entrez-y « .0000001 ». Cliquez sur le bouton « Command DDS 1 ». Le DDS 1 va générer une fréquence de 0,1 Hz. Mesurez la tension continue sur R4 (et R5). Ce point est à mi-chemin de la sortie du pavé DDS et de la capa de sortie. Le voltmètre doit afficher une tension variant entre 0 et 0,5 V toutes les 10 secondes. Cette procédure a permis de vérifier les sorties du C.I. DDS.

DDS 3 Module pour le MSA/TG

La procédure de test de DDS 3 est identique à celle utilisée pour DDS 1. Vous pouvez débrancher le module DDS 1 de l’ensemble et le remplacer par la carte DDS 3. Répétez ensuite les étapes détaillées au fil du chapitre précédent. Vous avez également la possibilité de laisser DDS 1 en place et intégrer DDS 3 à sa position « normale » (voir schéma général de câblage). Si vous optez pour cette approche, reprenez les tests du DDS 1, étapes 1 à 6. Puis enchaînez avec la procédure suivante :

7. Lancez le logiciel MSA. La fenêtre principale va s’ouvrir, un balayage va être lancé en mode Analyseur de Spectre. Arrêtez le balayage et passer en moce Analyseur avec générateur de Tracking.

8. La courbe d’amplitude doit être horizontale, proche du haut de l’écran. Elle indique la sortie du DDS sur J4.

9. Si vous avez installé le connecteur J3, branchez-y le détecteur log sur cette prise –avec le DC Block- (le détecteur était initialement connecté à DDS J4). L’amplitude du signal doit être un peu plus basse, mais toujours se situer dans la zone haute du graticule. Ce qui prouve que J3 est une sortie active. Le niveau mesuré se situe aux environs de -8 dBm.

10. Reconnectez DDS J4 le « DC Block » et l’entrée du détecteur log J1. J3 peut être laissé « en l’air ».

11. Arrêtez le balayage. Ouvrez la fenêtre de paramètres du balayage. Changez la fréquence centrale (Cent) à 10,7 (10,7 MHz). Changez la largeur de balayage (Span) à 0,15 (0,15 MHz). Cliquez sur « OK », puis sur « Restart ». Le tracé d’amplitude doit être identique à celui noté au point 8.

12. Arrêtez le balayage. Ouvrez la fenêtre « Special Tests » (menu « Setup »). Cliquez sur le bouton « DDS 3 Track ». Cliquez ensuite, dans la fenêtre principale, sur « Continue ». Le tracé d’amplitude indiquera ou est situé le centre du filtre. Ce centre doit être situé sur 10,7 MHz, +/- 10 kHz. La bande passante à 1 dB doit être de 12 kHz au moins, mais sera plus probablement aux environs de 20 kHz ou plus. La fréquence située au milieu de cette zone active est la valeur que vous devez indiquer dans le gestionnaire de configuration matérielle (Hardware Configuration Manager/ DDS3/ Center Freq (MHz).)

13. Le test suivant n’est pas franchement nécessaire, pusque les deux sorties du DDS ont été vérifiées. Il est cependant intéressant. Arrêtez le balayage. Dans la fenêtre “Special Test”, changez la valeur de la boite de dialogue «Command DDS 3 » et entrez-y « .0000001 ». Cliquez sur le bouton « Command DDS 3 ». Le DDS 1 va générer une fréquence de 0,1 Hz. Mesurez la tension continue sur R4 (et R5). Ce point est à mi-chemin de la sortie du pavé DDS et de la capa de sortie. Le voltmètre doit afficher une tension variant entre 0 et 0,5 V toutes les 10 secondes. Cette procédure a permis de vérifier les sorties du C.I. DDS.

Platine bg6khc

to be done